CPO 共封装光学原理，AI 算力时代光互连的演进与现实难题
AI 大模型训练集群对网络带宽、功耗的需求爆发式增长，传统交换机前面板可插拔光模块架构开始遇到明显瓶颈。一台 102.4T 交换机，全部光模块合计功耗接近 2000 瓦，在大型 AI 集群中成千上万台交换机叠加，光互联部分就要消耗数兆瓦电力，直接挤占 GPU 供电配额中兴通讯。业界十几年前就提出一个构想：不要等电信号走到交换机前面板才转成光，能不能把光引擎挪到芯片旁边，缩短高损耗的铜线路径？这就是CPO 共封装光学以及 LPO、NPO 等一系列新光互连方案。本文通俗拆解技术原理、演进路线、硅光内部构造，同时客观梳理工程落地的几大硬难题。
提示：本文为技术产业科普，文中厂商性能、方案描述来自公开技术文档与行业会议资料，不构成任何投资建议。
一、传统架构痛点：芯片到前面板，那段昂贵的铜线
传统交换机的工作流程：交换芯片输出电信号，经过数十厘米的 PCB 铜走线，到达机箱前面板的可插拔光模块，在光模块内部通过 DSP 数字信号处理器做信号均衡修复，再转换成光信号对外传输36氪。
随着单通道速率来到 200Gbps，信号频率大幅提升，趋肤效应、介质损耗会让高速电信号快速衰减。根据英伟达公开数据，200G 通道下，芯片到前面板光模块的电链路损耗最高可达 22dB；如果把光引擎挪到芯片旁边，损耗可以压缩到 4dB 附近。
为了对抗巨大信号衰减，链路两端都要增加电路开销：交换芯片内部强力 SerDes 收发器，再加上每一个光模块内部 DSP 重定时器，这些硬件都会持续耗电。
[*]传统 1.6T 可插拔光模块单模块功耗可达 30W；
[*]如果光引擎靠近芯片，同等规格可以下降至 9W 左右。
除功耗之外还有 “芯片海岸线” 困境：带宽每两年翻倍，芯片需要更多高速收发通道，但芯片四边（海岸线）的物理长度是有限的，高速电路体积又大，通道密度越来越难往上做。
简言之：长距离 PCB 铜线，耗电大、损耗高，还限制端口密度，这就是推动光引擎向芯片迁移的原始动机。
二、四站演进：光引擎一步步向芯片靠近
业界按照光引擎距离交换芯片的远近，分成四条技术路线，并非一步直接跳到 CPO 终极形态，而是分层迭代：
[*]第一站 LPO 线性可插拔光学光模块依然保留在机箱前面板，外形还是可插拔形态；只是拿掉模块内部功耗巨大的 DSP 芯片，信号均衡、重定时工作交给交换机 ASIC 芯片完成。优点：形态兼容现有插槽，功耗下降 30‑50%；短板：对主板走线、交换芯片 SerDes 能力要求严苛，更适合短距离数据中心内部互联，长距离传输能力受限中兴通讯。
[*]第二站 NPO 近封装光学把光引擎从前面板迁移到交换机主板上，紧贴交换芯片，铜线距离缩短到几厘米。属于过渡方案，电损耗大幅下降，同时光引擎可以独立拆卸更换，保留可维护性，平衡性能与运维风险，但还没有做到芯片级共封装。
[*]第三站 CPO 共封装光学（Co‑Packaged Optics）光引擎与交换 ASIC 芯片封装在同一块基板上，电信号仅走几毫米就完成电光转换，光纤直接从封装引出。极大降低电信号损耗，可以缩减 SerDes 电路面积，芯片 “海岸线” 可以放下更多通道；也是行业口中的中长期终极架构。主要解决机柜之间交换机互联问题。
[*]第四站 光学 I/O（芯片级光输入输出）把光引擎直接和 GPU、AI 加速器计算芯片封装在一起，实现芯片与芯片之间直接用光通信，瞄准 GPU 之间高速互联，是比 CPO 更进一步的远期目标。
简单区分：CPO 主要服务交换机；光学 I/O 瞄准 GPU 计算芯片内部互联。
三、光引擎内部：硅光如何完成电光转换
不管 LPO/NPO/CPO，核心部件都是光引擎，完成电信号转光信号、光信号转回电信号，主流实现方案是硅光技术。
利用成熟 CMOS 晶圆工艺在硅片制作光通路（波导），波导是宽度不到 1 微米的硅细条，利用折射率差异把光约束在硅条内部传播。
关键局限：硅本身几乎无法发光，能带结构决定电子空穴复合大部分释放热量，不会产生激光。所以激光器必须使用磷化铟等其它材料单独制作，不能直接在硅光芯片生成光源。
把电信号加载到光上，主流两类调制器：
[*]马赫‑曾德调制器 MZM（博通方案主力）光束一分为二，给其中一路施加电压改变光相位，两路再合并，通过相位干涉实现明暗切换输出信号。优点：工作稳定，对温度不敏感；缺点：器件尺寸大，功耗偏高。
[*]微环调制器 MRM（英伟达方案主力）在直波导旁边放置微米级圆环谐振腔，电压改变谐振波长，以此控制光的通行与阻断。优势是体积极小、功耗很低，非常适合高密度集成。致命短板：极度怕热，温度每升高 1℃，谐振波长漂移约 0.07nm。旁边就是几百瓦功耗的交换芯片，温度波动会直接导致失效。工程上每一个微环单元都要配套微型加热器与闭环控制电路，持续锁定工作波长。
接收端：硅对通信波段光透明，无法吸收光子生成电信号；需要在硅片上外延生长锗，利用锗吸收光产生电流，实现光电探测。电驱动芯片和光芯片之间要尽可能缩短连线，台积电 COUPE 方案将电芯片堆叠在光芯片上方铜‑铜键合，减少走线损耗，博通新一代 CPO 产品就采用该封装技术。
四、把光搬进芯片，四大绕不开的工程难题
原理看似通顺，但喊了十几年，直到近两年才逐步样机落地，现实工程阻碍非常多。
1. 激光器安放困境：怕热，又容易坏
激光器是光系统故障率最高的器件，同时对温度高度敏感：温度升高，波长漂移，并且寿命随温度指数衰减，85℃环境寿命只有 25℃的十分之一。如果直接把激光器和几百瓦的交换芯片封装在一起，高温环境下故障会非常频繁；一旦激光器损坏，整个昂贵共封装模块就要整体报废。
行业通行折中方案：激光器外置，放在前面板做成可插拔光源模块，通过光纤把光送入封装内部的硅光光引擎；光引擎只做调制、接收，不发光。代价：光要多次经过光纤接头引入额外损耗，激光器输出功率需要进一步提高来补偿损耗。
2. 光纤与硅波导耦合：水管对接吸管难题
普通单模光纤纤芯约 9 微米；硅光芯片内部波导宽度不足 1 微米。把光纤的光耦合进波导，好比把粗水管的水灌进一根细吸管。工程上采用 “锥度波导”：波导入口逐步变细，光先散开扩大光斑再和光纤匹配。即便如此，对接需要亚微米级对准精度，上百根光纤全部精密对位，直接决定良率、产能与成本，光纤耦合器件成为产业链争夺关键零部件。
3. 维护维修矛盾：可插拔 vs 共封装
传统可插拔光模块损坏，几秒拔下更换，交换机继续运行。CPO 架构光引擎和交换芯片在同一个封装基板，一旦光引擎单元故障，有可能需要整机下线维修。业界的解决思路：把最容易失效的激光器放到可插拔外置模块，光纤接头做可拆卸设计，尽量把易损部件留在封装外部，但依旧无法完全消除维护风险。
4. 封装良率风险
CPO 封装中间是昂贵的 3nm 交换大芯片，四周集成十几个光引擎单元。只要任意一个光引擎器件失效，就有可能造成整个封装报废，连带那颗高价交换芯片一起损失。解决方案：光引擎在封装之前必须完成独立完整光电测试；但光电混合测试设备本身也是新的技术难点，配套设备生态还在完善。
除此之外还有商业生态问题：传统可插拔光模块是标准化通用件，客户可以自由跨厂商比价替换；CPO 方案光学部件与交换芯片深度绑定，传统模块化、多供应商比价的商业模式会被改写。
五、全文总结
AI 算力集群高速互联的功耗压力，驱动行业把光引擎一步步向计算芯片迁移，从 LPO、NPO 过渡，最终走向 CPO 共封装光学，远期目标是芯片级光学 I/O。硅光技术提供了把光器件集成到芯片周边的路径，马赫‑曾德调制器、微环调制器代表两大不同技术路线，各有优缺点。但理想背后存在激光器散热、光纤耦合、整机维护、封装良率等一系列硬核工程障碍。
CPO 不是简单把光塞到封装里就大功告成，它是整套系统变革，涉及光源、耦合、封装、测试、运维模式、商业供应链的同步改造。所以虽然概念提出多年，2026‑2027 年更多是小规模样机试点，大规模普及还需要产业链持续打磨。
页:
[1]